AGND နှင့် DGND မြေပြင်အလွှာများကို ခွဲခြားသင့်ပါသလား။
ရိုးရှင်းသောအဖြေမှာ အခြေအနေပေါ်တွင်မူတည်ပြီး အသေးစိတ်အဖြေမှာ များသောအားဖြင့် ၎င်းတို့ကို ခွဲခြားလေ့မရှိပေ။အကြောင်းမှာ ကိစ္စအများစုတွင် မြေပြင်အလွှာကို ခွဲထုတ်ခြင်းသည် ကောင်းကျိုးထက် ဆိုးကျိုးပိုဖြစ်စေသည့် return current ၏ inductance ကိုသာ တိုးစေမည်ဖြစ်သည်။ဖော်မြူလာ V = L(di/dt) သည် inductance တိုးလာသည်နှင့်အမျှ ဗို့အား ဆူညံသံများ တိုးလာသည်ကို ပြသသည်။switching current တိုးလာသည်နှင့်အမျှ ( converter sampling rate တိုးလာသောကြောင့်) voltage noise လည်း တိုးလာပါမည်။ထို့ကြောင့် မြေပြင်အလွှာများကို ချိတ်ဆက်ထားသင့်သည်။
ဥပမာတစ်ခုအနေနှင့် အချို့သောအပလီကေးရှင်းများတွင် သမားရိုးကျ ဒီဇိုင်းလိုအပ်ချက်များနှင့် ကိုက်ညီစေရန်အတွက် အချို့နေရာများတွင် ညစ်ပတ်သောဘတ်စ်ကားပါဝါ သို့မဟုတ် ဒစ်ဂျစ်တယ်ဆားကစ်ပတ်လမ်းကို ထားရှိရမည်ဖြစ်ပြီး အရွယ်အစားကန့်သတ်ချက်များအရ ဘုတ်အဖွဲ့သည် ကောင်းမွန်သော layout partition ကိုမရရှိနိုင်စေရန်၊ အခြေအနေတွင်၊ သီးခြားမြေပြင်အလွှာသည် ကောင်းမွန်သောစွမ်းဆောင်ရည်ရရှိရန် သော့ချက်ဖြစ်သည်။သို့ရာတွင်၊ အလုံးစုံဒီဇိုင်းကို ထိရောက်စေရန်အတွက်၊ အဆိုပါ မြေသားအလွှာများကို တံတား သို့မဟုတ် ချိတ်ဆက်မှုအမှတ်ဖြင့် ဘုတ်ပေါ်တွင် တစ်နေရာတွင် ချိတ်ဆက်ထားရပါမည်။ထို့ကြောင့်၊ ချိတ်ဆက်မှုအမှတ်များကို သီးခြားမြေပြင်အလွှာများတစ်လျှောက် အညီအမျှ ဖြန့်ဝေသင့်သည်။အဆုံးစွန်အားဖြင့်၊ စွမ်းဆောင်ရည်ကျဆင်းမှုမဖြစ်စေဘဲဖြတ်သန်းရန်လက်ရှိပြန်လာရန်အတွက်အကောင်းဆုံးတည်နေရာဖြစ်လာသော PCB တွင်ချိတ်ဆက်မှုအမှတ်တစ်ခုမကြာခဏရှိနေလိမ့်မည်။ဤချိတ်ဆက်မှုအမှတ်သည် အများအားဖြင့် converter အနီး သို့မဟုတ် အောက်တွင် တည်ရှိသည်။
ပါဝါထောက်ပံ့ရေးအလွှာများကို ဒီဇိုင်းဆွဲသောအခါ၊ ဤအလွှာအတွက် ရရှိနိုင်သော ကြေးနီခြေရာများအားလုံးကို အသုံးပြုပါ။ဖြစ်နိုင်ပါက၊ အပို ချိန်ညှိမှုများနှင့် ဆင့်များသည် သေးငယ်သောအပိုင်းများအဖြစ် ခွဲလိုက်ခြင်းဖြင့် ပါဝါထောက်ပံ့ရေးအလွှာကို လျင်မြန်စွာ ပျက်စီးစေသောကြောင့် ဤအလွှာများကို ချိန်ညှိမှုများကို မျှဝေခွင့်မပြုပါနှင့်။ထွက်ပေါ်လာသောကျဲပါဝါအလွှာသည် ၎င်းတို့အလိုအပ်ဆုံးနေရာသို့ လက်ရှိလမ်းကြောင်းများဖြစ်သည့် converter ၏ပါဝါ pins များကို ညှစ်နိုင်သည်။vias နှင့် alignment များကြားရှိ လျှပ်စီးကြောင်းကို ညှစ်ခြင်းသည် ခုခံအားကိုတိုးစေပြီး converter ၏ power pins တစ်လျှောက် ဗို့အားအနည်းငယ်ကျဆင်းသွားစေသည်။
နောက်ဆုံးအနေနဲ့ Power Supply Layer နေရာချထားမှုက အရေးကြီးတယ်။ဆူညံသော ဒစ်ဂျစ်တယ် ပါဝါထောက်ပံ့ရေးအလွှာကို analog ပါဝါထောက်ပံ့ရေးအလွှာ၏ထိပ်တွင် ဘယ်သောအခါမှ မစုထားပါ သို့မဟုတ် ၎င်းတို့နှစ်ခုသည် မတူညီသောအလွှာတွင် ရှိနေသော်လည်း ၎င်းတို့သည် တွဲနေနိုင်သည်။စနစ်စွမ်းဆောင်ရည် ကျဆင်းမှုအန္တရာယ်ကို လျှော့ချရန်အတွက် ဒီဇိုင်းသည် ဖြစ်နိုင်သည့်အခါတိုင်း ၎င်းတို့ကို အတူတကွ ပေါင်းစည်းမည့်အစား ဤအလွှာအမျိုးအစားများကို ခွဲခြားထားသင့်သည်။
PCB ၏ ပါဝါပေးပို့မှုစနစ် (PDS) ဒီဇိုင်းကို လျစ်လျူရှုနိုင်ပါသလား။
PDS ၏ ဒီဇိုင်းရည်မှန်းချက်မှာ ပါဝါထောက်ပံ့ရေး လက်ရှိလိုအပ်ချက်ကို တုံ့ပြန်ရာတွင် ထုတ်ပေးသည့် ဗို့အားလှိုင်းကို လျှော့ချရန်ဖြစ်သည်။ဆားကစ်အားလုံးသည် လျှပ်စီးကြောင်း လိုအပ်သည်၊ အချို့မှာ ၀ယ်လိုအား မြင့်မားပြီး အချို့မှာ လျင်မြန်သောနှုန်းဖြင့် ပေးဆောင်ရန် လျှပ်စစ်လိုအပ်သော အခြားဆားကစ်များ လိုအပ်သည်။အပြည့်အဝ decoupled low-impedance power သို့မဟုတ် ground layer နှင့် ကောင်းမွန်သော PCB lamination ကိုအသုံးပြုခြင်းသည် circuit ၏ လက်ရှိလိုအပ်ချက်ကြောင့် ဗို့အား ripple ကို လျော့နည်းစေသည်။ဥပမာအားဖြင့်၊ အကယ်၍ ဒီဇိုင်းသည် 1A ၏ switching current အတွက် ဒီဇိုင်းထုတ်ထားပြီး PDS ၏ impedance သည် 10mΩ ဖြစ်ပါက၊ အမြင့်ဆုံး voltage ripple သည် 10mV ဖြစ်သည်။
ပထမဦးစွာ၊ ပိုမိုကြီးမားသော capacitance အလွှာများကိုပံ့ပိုးရန် PCB stack ဖွဲ့စည်းပုံကိုဒီဇိုင်းပြုလုပ်သင့်သည်။ဥပမာအားဖြင့်၊ ခြောက်လွှာအလွှာတွင် ထိပ်တန်းအချက်ပြအလွှာ၊ ပထမမြေပြင်အလွှာ၊ ပထမပါဝါအလွှာ၊ ဒုတိယပါဝါအလွှာ၊ ဒုတိယမြေပြင်အလွှာနှင့် အောက်ခြေအချက်ပြအလွှာတို့ ပါဝင်နိုင်သည်။ပထမ မြေပြင်အလွှာနှင့် ပထမ ပါဝါထောက်ပံ့ရေးအလွှာကို stacked တည်ဆောက်ပုံတွင် တစ်ခုနှင့်တစ်ခု နီးကပ်စွာ တည်ရှိစေရန် ပံ့ပိုးပေးထားပြီး အဆိုပါ အလွှာနှစ်ခုသည် ပင်ကိုယ်အလွှာ စွမ်းရည်ကို ဖန်တီးရန်အတွက် 2 မှ 3 မိုင်အကွာတွင် ခြားထားသည်။ဤ capacitor ၏ကြီးမားသောအားသာချက်မှာ၎င်းသည်အခမဲ့ဖြစ်ပြီး PCB ထုတ်လုပ်မှုမှတ်စုများတွင်သာသတ်မှတ်ရန်လိုအပ်သည်။ပါဝါထောက်ပံ့ရေးအလွှာကို ခွဲ၍ တူညီသောအလွှာတွင် VDD ပါဝါသံလမ်းအများအပြားရှိနေပါက၊ ဖြစ်နိုင်ခြေအကြီးဆုံး ပါဝါထောက်ပံ့ရေးအလွှာကို အသုံးပြုသင့်သည်။အပေါက်အလွတ်များကို မထားခဲ့ပါနှင့်၊ ထိခိုက်လွယ်သော ဆားကစ်များကိုလည်း အာရုံစိုက်ပါ။၎င်းသည် ထို VDD အလွှာ၏ စွမ်းရည်ကို မြှင့်တင်ပေးလိမ့်မည်။ဒီဇိုင်းသည် အပိုအလွှာများရှိနေရန် ခွင့်ပြုပါက ပထမနှင့် ဒုတိယပါဝါထောက်ပံ့ရေးအလွှာကြားတွင် နောက်ထပ် မြေပြင်အလွှာနှစ်ခုကို ထားရှိသင့်သည်။တူညီသော core အကွာအဝေးသည် 2 မှ 3 mils ရှိသောအခါတွင်၊ laminated structure ၏မွေးရာပါစွမ်းရည်သည် ယခုအချိန်တွင် နှစ်ဆတိုးလာမည်ဖြစ်သည်။
စံပြ PCB lamination အတွက်၊ ပါဝါထောက်ပံ့ရေးအလွှာ၏ အစပျိုးအလွှာနှင့် DUT အနီးတစ်ဝိုက်တွင် ဖက်တွယ်ထားသော capacitors ကို အသုံးပြုသင့်သည်၊ ၎င်းသည် ကြိမ်နှုန်းအကွာအဝေးတစ်ခုလုံးထက် PDS impedance နိမ့်ကြောင်းသေချာစေမည့် PDS impedance နည်းပါးကြောင်း သေချာစေမည်ဖြစ်သည်။0.001µF မှ 100µF capacitors အများအပြားကို အသုံးပြုခြင်းဖြင့် ဤအကွာအဝေးကို ဖုံးအုပ်နိုင်မည်ဖြစ်သည်။နေရာတိုင်းတွင် capacitors ရှိရန်မလိုအပ်ပါ။DUT နှင့်တိုက်ရိုက် docking capacitors သည် ထုတ်လုပ်မှုစည်းမျဉ်းအားလုံးကို ချိုးဖောက်လိမ့်မည်။အကယ်၍ ဤကဲ့သို့ ပြင်းထန်သော အစီအမံများ လိုအပ်ပါက၊ circuit တွင် အခြားသော ပြဿနာများ ရှိနေပါသည်။
Exposed Pads (E-Pad) ၏ အရေးပါမှု
ဤအရာသည် လွယ်ကူသောရှုထောင့်တစ်ခုဖြစ်သည်၊ သို့သော် PCB ဒီဇိုင်း၏ အကောင်းဆုံးစွမ်းဆောင်ရည်နှင့် အပူများပျံ့နှံ့မှုကို ရရှိရန် အရေးကြီးပါသည်။
Exposed pad (Pin 0) သည် ခေတ်မီ မြန်နှုန်းမြင့် IC အများစု၏ အောက်ရှိ pad တစ်ခုကို ရည်ညွှန်းပြီး ၎င်းသည် chip ၏ အတွင်းပိုင်း မြေပြင်အားလုံးကို စက်အောက်ရှိ ဗဟိုအချက်နှင့် ချိတ်ဆက်ထားသည့် အရေးကြီးသော ချိတ်ဆက်မှုတစ်ခုဖြစ်သည်။ထိတွေ့ထားသော pad တစ်ခုရှိနေခြင်းသည် များစွာသော converters များနှင့် amplifiers များသည် ground pin လိုအပ်မှုကို ဖယ်ရှားနိုင်စေပါသည်။သော့ချက်မှာ ဤ pad ကို PCB သို့ဂဟေဆက်သောအခါတွင်တည်ငြိမ်ပြီးယုံကြည်စိတ်ချရသောလျှပ်စစ်ချိတ်ဆက်မှုနှင့်အပူချိတ်ဆက်မှုဖွဲ့စည်းရန်ဖြစ်သည်၊ မဟုတ်ပါကစနစ်သည်ပြင်းထန်စွာပျက်စီးနိုင်သည်။
အဆင့်သုံးဆင့်ကို လိုက်နာခြင်းဖြင့် ထိတွေ့ထားသော pads အတွက် အကောင်းဆုံး လျှပ်စစ်နှင့် အပူချိတ်ဆက်မှုများကို ရရှိနိုင်သည်။ဖြစ်နိုင်လျှင် ပထမဦးစွာ၊ ထိတွေ့ထားသော pads များကို မြေပြင်အားလုံးအတွက် ပိုမိုထူထဲသော အပူချိတ်ဆက်မှုကို ပေးစွမ်းမည့် PCB အလွှာတစ်ခုစီတွင် ပုံတူကူးထားသင့်ပြီး စွမ်းအားမြင့်စက်ပစ္စည်းများအတွက် အထူးအရေးကြီးပါသည်။လျှပ်စစ်ဘက်တွင်၊ ၎င်းသည် မြေပြင်အလွှာအားလုံးအတွက် ကောင်းမွန်သော equipotential ချိတ်ဆက်မှုကို ပေးလိမ့်မည်။အောက်ခြေအလွှာရှိ ထိတွေ့ထားသော pads များကို ပုံတူကူးသည့်အခါ၊ ၎င်းကို decoupling ground point နှင့် heat sinks တပ်ဆင်ရန် နေရာအဖြစ် အသုံးပြုနိုင်သည်။
ထို့နောက်၊ ထိတွေ့ထားသော pads များကို ထပ်တူထပ်မျှ အပိုင်းများအဖြစ် ခွဲပါ။ကျားကွက်ပုံသဏ္ဍာန်သည် အကောင်းဆုံးဖြစ်ပြီး စခရင်ကြက်ခြေခတ်အကွက်များ သို့မဟုတ် ဂဟေဆော်သည့်မျက်နှာဖုံးများဖြင့် ပြုလုပ်နိုင်သည်။reflow assembly ကာလအတွင်း၊ device နှင့် PCB အကြား ချိတ်ဆက်မှုကို တည်ဆောက်ရန် ဂဟေထည့်ထားသော paste သည် မည်ကဲ့သို့ စီးဆင်းသည်ကို ဆုံးဖြတ်ရန် မဖြစ်နိုင်သောကြောင့် ချိတ်ဆက်မှုသည် ရှိနေသော်လည်း ညီညာစွာ ဖြန့်ဝေခြင်း သို့မဟုတ် ပိုဆိုးသည်မှာ၊ ချိတ်ဆက်မှုသည် သေးငယ်ပြီး ထောင့်တွင်တည်ရှိသည်။ထိတွေ့ထားသော pad ကို အပိုင်းငယ်များအဖြစ် ပိုင်းခြားခြင်းဖြင့် ဧရိယာတစ်ခုစီတွင် ချိတ်ဆက်မှုအမှတ်ရှိနိုင်စေသောကြောင့် စက်နှင့် PCB ကြားတွင်ပင် ယုံကြည်စိတ်ချရသော ချိတ်ဆက်မှုကို သေချာစေသည်။
နောက်ဆုံးအနေဖြင့်၊ အပိုင်းတစ်ခုစီတွင် မြေပြင်နှင့် အပေါက်အပြဲချိတ်ဆက်မှုရှိရန် သေချာစေရမည်။ဧရိယာများသည် အများအားဖြင့် လမ်းကြောင်းမျိုးစုံကို ကိုင်ဆောင်နိုင်လောက်အောင် ကျယ်ဝန်းသည်။တပ်ဆင်ခြင်းမပြုမီ၊ လမ်းကြောင်းတစ်ခုစီကို ဂဟေငါးပိ သို့မဟုတ် epoxy ဖြင့်ဖြည့်ရန် သေချာပါစေ။ဤအဆင့်သည် ထိတွေ့ထားသော pad ဂဟေငါးပိသည် လမ်းကြောင်းပေါက်များအတွင်းသို့ ပြန်မ၀င်ကြောင်း သေချာစေရန်အတွက် အရေးကြီးပြီး ယင်းအဆင့်သည် သင့်လျော်သောချိတ်ဆက်မှုဖြစ်နိုင်ခြေကို လျော့နည်းစေမည်ဖြစ်သည်။
PCB အတွင်းရှိ အလွှာများကြား အပြန်အလှန်ချိတ်ဆက်မှု ပြဿနာ
PCB ဒီဇိုင်းတွင်၊ အချို့သော မြန်နှုန်းမြင့် converters များ၏ layout wiring သည် circuit layer တစ်ခုနှင့် cross-coupled ရှိသည်မှာ မလွဲမသွေဖြစ်သည်။အချို့ကိစ္စများတွင်၊ ထိခိုက်လွယ်သော analog အလွှာ (ပါဝါ၊ မြေပြင် သို့မဟုတ် အချက်ပြမှု) သည် ဆူညံသံမြင့် ဒစ်ဂျစ်တယ်အလွှာ၏ အထက်တွင် တိုက်ရိုက်ရှိနေနိုင်သည်။ဤအလွှာများသည် မတူညီသောအလွှာများတွင် တည်ရှိသောကြောင့် ဤအလွှာများသည် မသက်ဆိုင်ဟု ဒီဇိုင်နာအများစုက ယူဆကြသည်။ဒါက ကိစ္စလား။ရိုးရှင်းသောစမ်းသပ်မှုတစ်ခုကြည့်ကြပါစို့။
ကပ်လျက်အလွှာများထဲမှ တစ်ခုကို ရွေးပြီး ထိုအဆင့်ရှိ အချက်ပြတစ်ခုကို ထိုးသွင်းပြီးနောက်၊ တွဲထားသော အလွှာများကို ရောင်စဉ်ခွဲခြမ်းစိတ်ဖြာမှုတစ်ခုနှင့် ချိတ်ဆက်ပါ။သင်တွေ့မြင်ရသည့်အတိုင်း၊ ကပ်လျက်အလွှာနှင့် ချိတ်ဆက်ထားသော အချက်ပြများစွာရှိသည်။40 mils အကွာနှင့်ပင်၊ ကပ်လျက်အလွှာများသည် capacitance အဖြစ်ဆက်လက်တည်ရှိနေသောကြောင့် အချို့သောကြိမ်နှုန်းများတွင် signal သည် အလွှာတစ်ခုမှတစ်ခုသို့ တွဲဆက်နေဦးမည်ဖြစ်သည်။
အလွှာတစ်ခုပေါ်ရှိ ဆူညံသံမြင့်မားသော ဒစ်ဂျစ်တယ်အစိတ်အပိုင်းတစ်ခုသည် မြန်နှုန်းမြင့်ခလုတ်မှ 1V အချက်ပြမှုတစ်ခုရှိနေသည်ဟု ယူဆပါက၊ မောင်းနှင်ခြင်းမရှိသောအလွှာသည် အလွှာတစ်ခုကြားတွင် အထီးကျန်ဖြစ်နေချိန်တွင် 60dB မှ 1mV အချက်ပြမှုကို မြင်တွေ့ရမည်ဖြစ်သည်။2Vp-p full-scale swing ပါရှိသော 12-bit analog-to-digital converter (ADC) အတွက်၊ ၎င်းသည် coupling ၏ 2LSB (အနည်းဆုံး သိသာထင်ရှားသောနည်းနည်း) ကို ဆိုလိုသည်။ပေးထားသည့်စနစ်အတွက်၊ ၎င်းသည် ပြဿနာမဟုတ်နိုင်သော်လည်း resolution ကို 12 bits မှ 14 bits မှ တိုးလာသောအခါ၊ sensitivity သည် factor လေးခုဖြင့်တိုးလာပြီး error သည် 8LSB သို့တိုးသွားသည်ကို သတိပြုသင့်သည်။
လေယာဉ်ပျံ ဖြတ်ကျော်/အလွှာ ချိတ်ဆက်မှုအား လျစ်လျူရှုခြင်းသည် စနစ်ဒီဇိုင်းကို ပျက်ကွက်စေခြင်း သို့မဟုတ် ဒီဇိုင်းကို အားနည်းသွားစေမည်မဟုတ်သော်လည်း မျှော်လင့်ထားသည်ထက် အလွှာနှစ်ခုကြားတွင် ပိုမိုချိတ်ဆက်မှုရှိနိုင်သောကြောင့် သတိထားနေရပါမည်။
ပစ်မှတ်ရောင်စဉ်အတွင်း Noise spurious coupling ကိုတွေ့ရှိသောအခါ ၎င်းကိုသတိပြုသင့်သည်။တစ်ခါတစ်ရံ အပြင်အဆင်ဝိုင်ယာကြိုးများသည် မလိုလားအပ်သော အချက်ပြမှုများ သို့မဟုတ် အလွှာတစ်ခုစီသို့ အလွှာချင်းချိတ်ဆက်ခြင်းဆီသို့ ဦးတည်သွားနိုင်သည်။အရေးကြီးသော စနစ်များကို အမှားရှာသည့်အခါ ၎င်းကို မှတ်ထားပါ- ပြဿနာသည် အောက်ဖော်ပြပါ အလွှာတွင် ရှိနေနိုင်သည်။
ဆောင်းပါးကို ကွန်ရက်မှ ကူးယူထားသည်၊ တစ်စုံတစ်ရာ ချိုးဖောက်မှုရှိပါက ဖျက်ရန် ဆက်သွယ်ပေးပါ၊ ကျေးဇူးတင်ပါသည်။
ပို့စ်အချိန်- ဧပြီလ ၂၇-၂၀၂၂