ထုပ်ပိုးမှုဆိုင်ရာ ချို့ယွင်းချက်များတွင် အဓိကအားဖြင့် ခဲပုံသဏ္ဍာန်ပြောင်းလဲခြင်း၊ အခြေခံအော့ဖ်ဆက်ခြင်း၊ warpage၊ ချစ်ပ်ကွဲခြင်း၊ delamination၊ ပျက်ပြယ်သွားခြင်း၊ မညီညာသောထုပ်ပိုးခြင်း၊ burrs၊ နိုင်ငံခြားအမှုန်အမွှားများနှင့် မပြည့်စုံသော ကုသခြင်း စသည်တို့ပါဝင်သည်။
1. ခဲပုံပျက်ခြင်း။
ခဲပုံသဏ္ဍာန်သည် အများအားဖြင့် ပလပ်စတစ်အကာများ စီးဆင်းမှုအတွင်း ဖြစ်ပေါ်လာသော ခဲအစားထိုးခြင်း သို့မဟုတ် ပုံပျက်ခြင်းအား ရည်ညွှန်းသည်၊ ၎င်းသည် အများအားဖြင့် အမြင့်ဆုံး lateral lead displacement x နှင့် ခဲအရှည် L အကြား အချိုး x/L ဖြင့် ဖော်ပြလေ့ရှိသည်။ မြင့်မားသောသိပ်သည်းဆ I/O ကိရိယာအစုံအလင်တွင်)။တခါတရံ ကွေးညွှတ်ခြင်းမှ ထုတ်ပေးသော ဖိစီးမှုများသည် bonding point ကွဲအက်ခြင်း သို့မဟုတ် နှောင်ကြိုးခိုင်ခံ့မှု လျော့နည်းသွားခြင်းတို့ကို ဖြစ်စေနိုင်သည်။
ခဲချည်နှောင်ခြင်းကို ထိခိုက်စေသည့် အချက်များ တွင် အထုပ်ဒီဇိုင်း၊ ခဲပုံစံ၊ ခဲပစ္စည်းနှင့် အရွယ်အစား၊ ပလပ်စတစ် ဂုဏ်သတ္တိများကို ပုံသွင်းခြင်း၊ ခဲချည်နှောင်ခြင်း လုပ်ငန်းစဉ်နှင့် ထုပ်ပိုးခြင်း လုပ်ငန်းစဉ်တို့ ပါဝင်သည်။ခဲကွေးခြင်းကို ထိခိုက်စေသော ခဲဘောင်ဘောင်များတွင် ခဲအချင်း၊ ခဲအရှည်၊ ခဲကွဲဝန်နှင့် ခဲသိပ်သည်းဆစသည်တို့ ပါဝင်သည်။
2. အရင်းနှိမ်သည်။
Base offset သည် ချစ်ပ်ကို ပံ့ပိုးပေးသော ကယ်ရီယာ (chip base) ၏ ပုံပျက်ခြင်းနှင့် အော့ဖ်ဆက်ကို ရည်ညွှန်းသည်။
အခြေခံပြောင်းလဲမှုကို ထိခိုက်စေသောအချက်များမှာ ပုံသွင်းဒြပ်ပေါင်း၏စီးဆင်းမှု၊ ခဲဖရိမ်တပ်ဆင်မှုဒီဇိုင်းနှင့် ပုံသွင်းဒြပ်ပေါင်းနှင့် ခဲဖရမ်တို့၏ ပစ္စည်းဂုဏ်သတ္တိများ ပါဝင်သည်။TSOP နှင့် TQFP ကဲ့သို့သော ပက်ကေ့ခ်ျများသည် ၎င်းတို့၏ ပါးလွှာသော ခဲဖရမ်များကြောင့် အခြေခံပြောင်းခြင်းနှင့် ပင်ပုံပျက်ခြင်းတို့ကို ခံရနိုင်ချေရှိသည်။
3. Warpage
Warpage သည် ပက်ကေ့ဂျ် စက်၏ အပြင်ဘက်တွင် ကွေးညွှတ်ခြင်းနှင့် ပုံပျက်ခြင်း ဖြစ်သည်။ပုံသွင်းခြင်းလုပ်ငန်းစဉ်ကြောင့် ဖြစ်ပေါ်လာသော warpage သည် delamination နှင့် chip cracking ကဲ့သို့သော ယုံကြည်စိတ်ချရမှုဆိုင်ရာ ပြဿနာများစွာကို ဖြစ်ပေါ်စေနိုင်သည်။
Warpage သည် ပလပ်စတစ်ဘောလုံးဇယားကွက်ခင်းကျင်း (PBGA) စက်ပစ္စည်းများတွင် warpage သည် ညံ့ဖျင်းသောဂဟေဆော်သည့်ဘောလုံးပေါင်းစပ်မှုဖြစ်ပေါ်နိုင်ပြီး၊ ပုံနှိပ်ဆားကစ်ဘုတ်သို့ တပ်ဆင်ရန်အတွက် စက်ပစ္စည်း၏ပြန်လည်စီးဆင်းမှုအတွင်း နေရာချထားမှုပြဿနာများဖြစ်ပေါ်စေသည့် Warpage သည်လည်း အမျိုးမျိုးသောပြဿနာများကိုဖြစ်ပေါ်စေနိုင်သည်။
Warpage ပုံစံများတွင် ပုံစံသုံးမျိုးပါဝင်သည်- အတွင်းပိုင်းအဝိုက်၊ အပြင်ဘက်ခုံးနှင့် ပေါင်းစပ်ထားသည်။ဆီမီးကွန်ဒတ်တာကုမ္ပဏီများတွင်၊ concave ကို တစ်ခါတစ်ရံတွင် "smiley face" ဟုရည်ညွှန်းပြီး ခုံးအား "cry face" ဟုခေါ်သည်။warpage ၏အဓိကအကြောင်းအရင်းများတွင် CTE မကိုက်ညီမှုနှင့် ကုသခြင်း/ဖိသိပ်မှု ကျုံ့ခြင်း တို့ ပါဝင်သည်။နောက်ပိုင်းတွင် အစပိုင်းတွင် အာရုံစိုက်မှုများစွာမရရှိခဲ့သော်လည်း အတွင်းကျကျ သုတေသနပြုချက်အရ ပုံသွင်းဒြပ်ပေါင်း၏ ဓာတုကျုံ့သွားမှုသည် အထူးသဖြင့် ချစ်ပ်၏အပေါ်နှင့်အောက်ခြေတွင် မတူညီသောအထူရှိသော IC စက်ပစ္စည်း warpage တွင် အရေးကြီးသောအခန်းကဏ္ဍမှပါဝင်ကြောင်း တွေ့ရှိရပါသည်။
သန့်စင်ခြင်းနှင့် ကုသပြီးနောက် ပြုပြင်ခြင်းလုပ်ငန်းစဉ်အတွင်း၊ မှိုဒြပ်ပေါင်းသည် အပူချိန်မြင့်မားသော အပူချိန်တွင် ဓာတုကျုံ့သွားခြင်းဖြစ်ပြီး အပူချိန်ကျုံ့ခြင်းဟု ခေါ်သည်။သန့်စင်နေစဉ်အတွင်း ဖြစ်ပေါ်သည့် ဓာတုကျုံ့သွားမှုကို မှန်အကူးအပြောင်း အပူချိန်ကို တိုးမြင့်စေပြီး Tg ပတ်ပတ်လည် အပူရှိန်ချဲ့ထွင်မှု ကိန်းဂဏန်းပြောင်းလဲမှုကို လျှော့ချခြင်းဖြင့် လျှော့ချနိုင်သည်။
ပုံသွင်းဒြပ်ပေါင်း၏ဖွဲ့စည်းမှု၊ ပုံသွင်းဒြပ်ပေါင်းတွင်အစိုဓာတ်နှင့်အထုပ်၏ဂျီသြမေတြီစသည့်အချက်များကြောင့် warpage ဖြစ်နိုင်သည်။ပုံသွင်းပစ္စည်းနှင့် ပေါင်းစပ်ဖွဲ့စည်းမှု၊ လုပ်ငန်းစဉ်ဘောင်များ၊ အထုပ်ဖွဲ့စည်းပုံနှင့် အကြိုအဖုံးဖုံးလွှမ်းသည့် ပတ်ဝန်းကျင်ကို ထိန်းချုပ်ခြင်းဖြင့်၊ ပက်ကေ့ဂျ်စစ်ပွဲကို လျှော့ချနိုင်သည်။အချို့သောကိစ္စများတွင်၊ အီလက်ထရွန်းနစ်တပ်ဆင်မှု၏နောက်ဘက်ခြမ်းကိုဖုံးအုပ်ထားခြင်းဖြင့် warpage ကိုလျော်ကြေးပေးနိုင်သည်။ဥပမာအားဖြင့်၊ ကြီးမားသော Ceramic board သို့မဟုတ် multilayer board ၏ ပြင်ပချိတ်ဆက်မှုများသည် တစ်ဖက်တည်းတွင်ရှိနေပါက၊ ၎င်းတို့ကို နောက်ဘက်တွင် encapsulating ပြုလုပ်ခြင်းဖြင့် warpage ကို လျှော့ချနိုင်သည်။
4. Chip ကွဲခြင်း။
ထုပ်ပိုးမှု လုပ်ငန်းစဉ်တွင် ထုတ်ပေးသော ဖိစီးမှုများသည် ချစ်ပ်ကွဲခြင်းကို ဖြစ်စေနိုင်သည်။ထုပ်ပိုးခြင်းလုပ်ငန်းစဉ်သည် ယခင်တပ်ဆင်မှုလုပ်ငန်းစဉ်တွင် ဖြစ်ပေါ်လာသော မိုက်ခရိုအက်ကွဲများကို ပိုမိုဆိုးရွားစေသည်။Wafer သို့မဟုတ် chip ပါးလွှာခြင်း၊ နောက်ဘက်ကြိတ်ခြင်းနှင့် ချစ်ပ်ဆက်ခြင်းများသည် အက်ကြောင်းများပေါက်ခြင်းကို ဖြစ်ပေါ်စေနိုင်သည့် အဆင့်များအားလုံးဖြစ်သည်။
အက်ကွဲပြီး စက်ပိုင်းဆိုင်ရာ မအောင်မြင်သော ချစ်ပ်ပြားသည် လျှပ်စစ်ချို့ယွင်းမှုဆီသို့ ဦးတည်သွားမည်မဟုတ်ပါ။ချစ်ပ်ကွဲခြင်းသည် စက်ပစ္စည်း၏ ချက်ခြင်းလျှပ်စစ် ချို့ယွင်းမှုဖြစ်စေနိုင်သည်ဖြစ်စေ အက်ကွဲကြီးထွားမှုလမ်းကြောင်းပေါ်တွင်လည်း မူတည်ပါသည်။ဥပမာအားဖြင့်၊ ချစ်ပ်၏နောက်ဘက်ခြမ်းတွင် အက်ကြောင်းပေါ်လာပါက၊ ၎င်းသည် မည်သည့်အထိခိုက်မခံသောဖွဲ့စည်းပုံများကိုမျှ ထိခိုက်နိုင်မည်မဟုတ်ပေ။
ဆီလီကွန် wafer များသည် ပါးလွှာပြီး ကြွပ်ဆတ်သောကြောင့်၊ wafer အဆင့် ထုပ်ပိုးမှုသည် ချစ်ပ်များ ကွဲအက်ရန် ပို၍ ခံရနိုင်ချေရှိသည်။ထို့ကြောင့်၊ လွှဲပြောင်းပုံသွင်းခြင်းလုပ်ငန်းစဉ်ရှိ ကလစ်ဆွဲဖိအားနှင့် ပုံသွင်းအကူးအပြောင်းဖိအားကဲ့သို့သော လုပ်ငန်းစဉ်ဘောင်များကို တင်းကြပ်စွာ ထိန်းချုပ်ထားရပါမည်။3D stacked packages များသည် stacking process ကြောင့် chip ကွဲထွက်နိုင်ခြေများပါသည်။3D ပက်ကေ့ခ်ျများတွင် ချစ်ပ်ကွဲအက်ခြင်းကို ထိခိုက်စေသည့် ဒီဇိုင်းအချက်များတွင် ချစ်ပ်စုပုံသဏ္ဍာန်၊ အလွှာအထူ၊ ပုံသွင်းထုထည်နှင့် မှိုအင်္ကျီအထူ စသည်တို့ပါဝင်သည်။
ပို့စ်အချိန်- Feb-15-2023